Bei der Auswahl eines Analog-Digital-Wandlers entscheidet nicht allein die Bitzahl, ob ein Messsystem zuverlässig arbeitet. Ein SAR-ADC verbindet eine vergleichsweise einfache Architektur mit guter Auflösung, niedrigem Energieverbrauch und kurzen Latenzen. Ich zeige, wie die successive-approximation-register-Architektur arbeitet, welche Rolle DAC, Komparator und Referenz spielen und worauf Elektroniker bei Layout, Eingangssignal und Abtastrate achten sollten.
Die wichtigsten Fakten zur SAR-ADC-Architektur auf einen Blick
- Binäre Suche: Der Wandler bestimmt die Bits vom MSB bis zum LSB durch wiederholte Vergleiche.
- Vier Kernblöcke: Sample-and-Hold, kapazitiver DAC, Komparator und SAR-Steuerlogik arbeiten eng zusammen.
- Typischer Einsatz: Messsysteme, industrielle Steuerungen, Batterieelektronik, Telekommunikation und Datenerfassung.
- Wichtige Grenze: Eingangstreiber, Referenzspannung und Leiterplattenlayout beeinflussen die reale Genauigkeit oft stärker als die Nennauflösung.
- Praktische Kennzahl: Die Schrittweite beträgt bei einem idealen N-Bit-Wandler VREF / 2N.
Was ein SAR-ADC im Inneren eigentlich macht
Ein SAR-ADC wandelt eine analoge Spannung in einen digitalen Zahlenwert um, indem er sich dem Eingangswert schrittweise nähert. Das Verfahren ähnelt einer binären Suche. Statt alle möglichen Spannungsstufen nacheinander zu prüfen, testet der Wandler zuerst die Mitte des Messbereichs und halbiert den verbleibenden Unsicherheitsbereich mit jedem weiteren Bit.
Die Bezeichnung SAR steht für Successive Approximation Register, also ein Register für schrittweise Annäherungen. Im Sprachgebrauch meint SAR-ADC jedoch nicht nur das Register, sondern die gesamte Wandlerarchitektur. Für mich ist das entscheidende Merkmal die Wiederverwendung eines einzigen präzisen Komparators, der zusammen mit dem DAC jede Bitentscheidung trifft.
Die vier wichtigsten Funktionsblöcke
- Sample-and-Hold: Dieser Teil übernimmt die Eingangsspannung und hält sie während der Umwandlung stabil.
- DAC: Der Digital-Analog-Wandler erzeugt aus dem aktuellen Prüfcode eine Vergleichsspannung.
- Komparator: Er entscheidet, ob die Eingangsspannung größer oder kleiner als die DAC-Spannung ist.
- SAR-Logik: Sie setzt die Bits, wertet den Komparator aus und steuert die nächste Prüfentscheidung.
Bei vielen modernen Bausteinen übernimmt ein kapazitiver DAC gleichzeitig die Abtast- und Haltefunktion. Dadurch sinkt der Schaltungsaufwand, allerdings wird der Eingang während der Ladephase kurzzeitig belastet. Genau diese unscheinbare Eigenschaft verursacht in realen Schaltungen häufig Messfehler.
So läuft die Umwandlung Schritt für Schritt ab
Eine Konvertierung beginnt mit der Abtastung des Eingangssignals. Danach setzt die SAR-Logik zunächst das höchstwertige Bit, das MSB, auf 1. Der DAC erzeugt dadurch ungefähr die halbe Referenzspannung. Der Komparator prüft, ob die gespeicherte Eingangsspannung darüber oder darunter liegt.
Ist die Eingangsspannung größer, bleibt das MSB gesetzt. Ist sie kleiner, wird es wieder gelöscht. Danach testet die Logik das nächstniedrigere Bit. Dieser Vorgang wiederholt sich, bis auch das niederwertigste Bit, das LSB, entschieden ist. Ein 12-Bit-Wandler benötigt somit grundsätzlich 12 Bitentscheidungen pro Sample, zusätzlich zur Abtast- und Umschaltzeit.
Ein vereinfachtes Beispiel mit 4 Bit
Nehmen wir einen idealen 4-Bit-Wandler mit 0 bis 4,096 V Eingangsspanne. Die erste Prüfung setzt den Code auf 10002. Der DAC erzeugt 2,048 V. Liegt der Eingang darunter, wird das MSB gelöscht. Anschließend prüft die Logik eine feinere Stufe, bis nach vier Vergleichen ein Code mit einer Schrittweite von 256 mV entsteht.
Bei einem realen 12-Bit-Wandler mit 3,3 V Referenz beträgt ein idealer LSB etwa 0,806 mV. Das bedeutet nicht, dass jede Messung automatisch auf 0,806 mV genau ist. Rauschen, Referenzfehler, Nichtlinearität, Offset und die Qualität des Eingangstreibers können die nutzbare Auflösung deutlich reduzieren.
Warum der DAC so entscheidend ist
In der klassischen Implementierung erzeugt ein Array binär gewichteter Kondensatoren die Vergleichsspannung durch Ladungsumverteilung. Das MSB besitzt dabei ungefähr das halbe Gesamtgewicht, das nächste Bit ein Viertel und so weiter. Die Kondensatoren müssen sich nach jeder Umschaltung schnell und ausreichend genau einregeln.
Die Linearität des DAC prägt deshalb direkt die Linearität des gesamten Wandlers. Bei höheren Auflösungen werden Bauteilmatching, Kalibrierung und Temperaturdrift kritisch. Eine nominelle Auflösung von 16 Bit ist daher nicht automatisch mit 16 effektiven Bits gleichzusetzen.
Auflösung, Geschwindigkeit und Genauigkeit richtig bewerten
Die Bitzahl beschreibt zunächst nur die Anzahl der möglichen Quantisierungsstufen. Ein 16-Bit-ADC kann 65.536 Codes unterscheiden, während ein 12-Bit-Modell 4.096 Codes liefert. Für die Praxis zählen jedoch zusätzlich ENOB, SINAD, INL und DNL. ENOB steht für die effektive Bitzahl, SINAD fasst Signalqualität und Verzerrungen zusammen, INL beschreibt die Abweichung der Kennlinie und DNL die Gleichmäßigkeit der einzelnen Schritte.
Die maximale Datenrate hängt nicht nur vom internen Takt ab. Der Wandler muss zuerst den Eingang laden, anschließend alle Bits entscheiden und danach das Ergebnis übertragen. Zwischen zwei Messungen bleibt deshalb nur eine begrenzte Zeit für die Acquisition Phase, also die Ladephase des Eingangskondensators.
| Kriterium | Worauf es ankommt | Typischer Fehler bei der Auswahl |
|---|---|---|
| Auflösung | LSB-Größe und effektive Bitzahl | Nur die Nennbitzahl aus dem Datenblatt beachten |
| Abtastrate | Acquisition Time, Konversionszeit und Dateninterface | Die interne Taktfrequenz mit der Nutzdatenrate verwechseln |
| Genauigkeit | Offset, Gain, INL, DNL, Referenz und Rauschen | Eine stabile Versorgung mit einer präzisen Referenz gleichsetzen |
| Eingang | Quellimpedanz, Kickback und Einschwingzeit | Den Sensor direkt an einen schnell schaltenden ADC-Eingang anschließen |
Für eine grobe Abschätzung der Eingangseinschwingung gilt, dass die RC-Kombination aus Quellwiderstand und Eingangskapazität innerhalb der verfügbaren Abtastzeit auf deutlich unter ein halbes LSB kommen muss. Je höher die Auflösung, desto kleiner wird diese Toleranz. Deshalb benötigt ein 16-Bit-SAR-ADC häufig einen geeigneten Operationsverstärker oder eine sorgfältig dimensionierte RC-Stufe.
Die analoge Eingangsstufe entscheidet über die Praxis
Viele Probleme, die später wie ein defekter ADC aussehen, entstehen bereits vor dem Wandler. Ein kapazitiver Eingang zieht während der Abtastung kurz Ladung aus der Signalquelle. Ist die Quelle zu hochohmig, erreicht die Eingangsspannung den gewünschten Wert nicht schnell genug. Das Ergebnis ist ein systematischer Messfehler, der besonders bei Multiplexern und schnellen Kanalwechseln auffällt.
Operationsverstärker und RC-Filter
Ein vorgeschalteter Operationsverstärker kann die Signalquelle niederohmiger machen und den ADC-Eingang besser treiben. Er muss jedoch schnell genug einschwingen, darf nur geringe Ausgangsimpedanz besitzen und sollte mit der kapazitiven Last stabil bleiben. Ein beliebiger Präzisionsverstärker ist deshalb nicht automatisch ein guter SAR-Treiber.
Ein kleines RC-Filter reduziert breitbandiges Rauschen und schützt den Eingang vor hochfrequenten Störungen. Der Widerstand darf aber nicht so groß werden, dass die Abtastkapazität während der Acquisition Phase zu langsam geladen wird. Ich dimensioniere den Filter daher immer zusammen mit der im Datenblatt angegebenen Eingangs- und Abtastkapazität.
Lesen Sie auch: MEMS-Technologie verstehen – Ihr Leitfaden für moderne Elektronik
Referenzspannung und Versorgung
Die Referenz ist für den ADC keine Nebensache. Sie liefert dem internen DAC die Vergleichsbasis und beeinflusst damit direkt Gain, Rauschen und Code-Stabilität. Ein stark belasteter oder schlecht entkoppelter Referenzanschluss kann bei schnellen Konversionen sichtbare Fehler erzeugen.
In der Nähe des Referenzpins gehören die vom Hersteller empfohlenen Kondensatoren mit kurzen Leiterbahnen. Digitale Taktleitungen, DC/DC-Wandler und schnelle Schnittstellen sollten nicht parallel durch den empfindlichen Analogbereich geführt werden. Bei 12 Bit kann ein mittelmäßiges Layout noch funktionieren. Bei 16 Bit oder mehr wird es schnell zum begrenzenden Faktor.
Welche Architektur passt zu welcher Anwendung
Ein SAR-ADC ist besonders attraktiv, wenn eine gute Auflösung, moderate bis hohe Abtastrate und niedriger Energieverbrauch zusammenkommen sollen. Das erklärt seinen verbreiteten Einsatz in industrieller Datenerfassung, Motorsteuerungen, Messgeräten, Batteriemanagement und Telekommunikationssystemen.
| ADC-Architektur | Stärken | Grenzen | Geeignete Anwendungen |
|---|---|---|---|
| SAR | Gute Auflösung, geringe Latenz, effizient | Anspruchsvolle Eingangsstufe und Referenz | Sensorik, Steuerungen, portable Messgeräte |
| Flash | Sehr hohe Geschwindigkeit | Hoher Energie- und Flächenbedarf | Ultraschnelle Messungen und Kommunikation |
| Pipeline | Hohe Datenrate bei guter Auflösung | Mehr Latenz und komplexere Kalibrierung | Breitbandige Signalverarbeitung |
| Sigma-Delta | Sehr gute Auflösung und Rauschformung | Höhere Latenz und geringere Echtzeitfähigkeit | Präzisionsmessung, Audio und langsame Sensoren |
Für einen entfernten Messknoten an einer Telekommunikations- oder Energieinfrastruktur ist ein SAR-Wandler oft ein guter Kompromiss. Er liefert genügend Geschwindigkeit für mehrere Sensoren und kann bei geeigneter Betriebsart mit wenig Energie auskommen. Für eine sehr schmalbandige Temperaturmessung kann ein Sigma-Delta-ADC trotzdem die bessere Wahl sein, während ein Flash-ADC bei einer langsamen Batteriespannungsmessung unnötig aufwendig wäre.
Typische Fehler beim Entwurf vermeiden
- Zu hohe Quellimpedanz: Der Eingang lädt sich nicht vollständig auf, bevor die Konversion startet.
- Ungeeigneter Verstärker: Das Signal sieht bei Gleichspannung korrekt aus, erreicht den Zielwert nach einem Kanalwechsel aber zu spät.
- Schlechte Referenzentkopplung: Versorgungsschwankungen erscheinen direkt als Messfehler.
- Digitale Störungen: Takt, SPI-Leitungen oder Schaltregler koppeln in den analogen Bereich ein.
- Falsche Datenrate: Die maximale Abtastrate wird genutzt, obwohl das Eingangssignal oder die Einschwingzeit das nicht zulässt.
- Nur die Bitzahl betrachtet: Effektive Auflösung und Signal-Rausch-Abstand bleiben unberücksichtigt.
Ein weiterer häufiger Irrtum betrifft das Oversampling. Mehrere Messungen zu mitteln kann das Rauschen innerhalb bestimmter Grenzen verringern, aber keine fehlende Linearität des DAC und keinen falschen Verstärkungsfaktor reparieren. Oversampling hilft also gegen zufälliges Rauschen, nicht gegen systematische Fehler.
Bei einem Multiplexer sollte außerdem nach jedem Kanalwechsel ausreichend Settling Time eingeplant werden. Ich prüfe in solchen Fällen nicht nur die ADC-Spezifikation, sondern simuliere die komplette Kette aus Schalterwiderstand, Filter, Verstärker und Eingangskapazität. Diese Betrachtung spart in der Praxis oft mehr Zeit als spätere Kalibrierungsversuche.
Eine belastbare Auswahl beginnt mit dem Messsignal
Vor der Bauteilauswahl kläre ich zuerst den tatsächlichen Spannungsbereich, die erforderliche Bandbreite und die zulässige Latenz. Danach folgen Referenz, Eingangstreiber und Schnittstelle. Die Frage lautet nicht einfach, ob ein 12-, 14- oder 16-Bit-Modell besser ist, sondern ob die gesamte Signalkette die gewünschte Genauigkeit überhaupt ausnutzen kann.
- Messbereich festlegen: Prüfen, ob Single-Ended, differentiell oder bipolar gemessen werden soll.
- LSB berechnen: Referenzspannung durch 2N teilen und mit dem erlaubten Gesamtfehler vergleichen.
- Abtastzeit prüfen: Quellimpedanz und Eingangskapazität auf ausreichendes Einschwingen untersuchen.
- Referenz auslegen: Rauschen, Drift, Entkopplung und Lastsprünge berücksichtigen.
- Layout planen: Analog- und Digitalströme möglichst klar trennen und Rückstrompfade kontrollieren.
- Reale Kennwerte testen: ENOB, SINAD und Temperaturverhalten unter den echten Betriebsbedingungen messen.
Gerade bei Telemetrie, Funkinfrastruktur und abgelegenen Messstellen zählt zudem der Energiebedarf pro Konversion. Ein schneller ADC ist nicht automatisch effizienter, wenn seine hohe Datenrate im System gar nicht benötigt wird. Für viele verteilte Sensoren ist ein sauber ausgelegter SAR-ADC mit moderater Geschwindigkeit die vernünftigere Lösung.
Was bei der SAR-Architektur am Ende wirklich zählt
Die Stärke des SAR-ADC liegt in seinem ausgewogenen Verhältnis aus Auflösung, Geschwindigkeit, Energiebedarf und geringer Latenz. Seine Arbeitsweise ist leicht zu verstehen, doch die gute Umsetzung verlangt Aufmerksamkeit bei Eingangstreiber, Referenz, Abtastzeit und Leiterplattenlayout.
Ich würde deshalb niemals nur nach der höchsten Bitzahl oder der größten Sample Rate auswählen. Entscheidend ist, ob der ADC zusammen mit der analogen Eingangsstufe unter realen Bedingungen die benötigte effektive Auflösung erreicht. Wenn diese Kette stimmt, ist die Successive-Approximation-Architektur für viele Elektronik- und Konnektivitätsanwendungen eine ausgesprochen robuste Lösung.
